Первый образец транзистора был создан в 1948 г., а затем понадобилось 11 лет поисков технологических решений, чтобы научиться делать простейшие интегральные схемы на биполярных полупроводниках. В результате родилась так называемая планарная технология, которая к настоящему времени настолько усовершенствована, что по праву считается одной из наиболее изящных технологий, разработанных человечеством.

Технология изготовления ИС включает в себя совокупность механических, физических и химических способов обработки различных материалов (полупроводников, диэлектриков, металлов) с применением трех классов физико-химических процессов: удаления, нанесения и перераспределения вещества.

В планарной технологии используются процессы окисления, фотолитографии, диффузии, эпитаксиального наращивания пленок, химического и ионно-плазменного травления и ряд других операций. В частности, для формирования рисунка микросхем используется метод фотолитографии, заключающийся в том, что на поверхность кристалла с нанесенным фоточувствительным слоем через фотошаблон с будущим рисунком ИС воздействует пучок ультрафиолетового излучения ( длина волны порядка 0,1 - 0,3 мкм), который "выжигает" участки фотослоя между линиями рисунка. Минимальные размеры рисунка достигают 0,3 - 0,5 мкм. Наряду с фотолитографией используется электронолитография, позволяющая получать элементы рисунка размером до 0,1 мкм (100 нм), и рентгенолитография с длиной волны излучения 3 - 5 нм, дающая возможность получать размеры элементов менее 100 нм.

Линейные размеры микроэлементов в последних разработках СБИС и УБИС достигли величин порядка 35 - 50 нм. По оценкам специалистов, технологический предел ширины линий рисунка составит около 15 нм. Столь малые размеры деталей полупроводниковых приборов позволяют на одном кристалле размером 1 см² разместить сотни миллионов отдельных компонентов электронной схемы.

По планарной технологии микросхемы обычно изготовляют целыми группами, когда на одной пластине кремния диаметром до 250 мм одновременно формируются десятки и сотни отдельных ИС. Для размещения схемных деталей ИС средней степени интеграции отводится площадь 2,5х2,5 мм², для БИС - площадь  6х6 мм²,  для СБИС - до 10х10 мм², для УБИС свыше 1см². После завершения процесса формирования ИС пластина кремния разрезается на отдельные кристаллы, которые затем монтируются в пластмассовые корпуса и проходят тщательный контроль на пригодность схемы к работе.